招聘職位
- 招賢納士
- 招聘職位
部門: 銷售部
學(xué)歷要求: 本科及以上
工作地點(diǎn): 北京/深圳/上海/杭州/成都/西安/珠海
主要崗位職責(zé):
1、負(fù)責(zé)FPGA產(chǎn)品在通信客戶的銷售及推廣，制定銷售計(jì)劃和目標(biāo)；
2、根據(jù)市場營銷計(jì)劃，積極開展銷售活動(dòng)，推動(dòng)業(yè)績?cè)鲩L，完成銷售任務(wù)；
3、負(fù)責(zé)FPGA在通信市場的戰(zhàn)略規(guī)劃和戰(zhàn)術(shù)執(zhí)行，及時(shí)匯報(bào)市場反饋，提出改進(jìn)建議；
4、管理維護(hù)客戶關(guān)系，定制客戶的長期戰(zhàn)略合作計(jì)劃，監(jiān)測客戶滿意度，積極解決客戶問題。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：電子工程、市場營銷等相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗(yàn)要求：3年以上銷售管理經(jīng)驗(yàn)，擁有FPGA銷售經(jīng)驗(yàn)、大型通信設(shè)備客戶營銷經(jīng)驗(yàn)的優(yōu)先；有半導(dǎo)體、通信等相關(guān)專業(yè)銷售管理經(jīng)驗(yàn)者優(yōu)先；
4.背景要求：
①管理能力：曾擔(dān)任部門某一專業(yè)領(lǐng)域的部分責(zé)任，參與部門重大決策，帶領(lǐng)、推動(dòng)本業(yè)務(wù)領(lǐng)域工作的開展，管理和培養(yǎng)本業(yè)務(wù)領(lǐng)域的員工完成工作任務(wù)；
②計(jì)劃能力：能觀察任務(wù)或項(xiàng)目的難度，設(shè)定目標(biāo)，將工作分解成不同地流程步驟，制定工作計(jì)劃和安排工作，根據(jù)工作出現(xiàn)的問題進(jìn)行調(diào)整；
③溝通能力：能通過多種表達(dá)方式和對(duì)溝通環(huán)境的布置，與別人在愉快的氛圍中達(dá)成基本的共識(shí)；
④團(tuán)隊(duì)協(xié)作：在完成自己本職工作的時(shí)候，在他人提出請(qǐng)求時(shí)，比較樂于協(xié)助他人；
⑤執(zhí)行力：能自愿執(zhí)行上級(jí)的決策，通過帶領(lǐng)團(tuán)隊(duì)進(jìn)行各種作業(yè)活動(dòng)；
⑥責(zé)任心：對(duì)待工作認(rèn)真負(fù)責(zé)，可以在規(guī)定時(shí)間內(nèi)保質(zhì)保量的完成。
技能要求:
1.具備出色的銷售技巧和談判能力，熟悉芯片行業(yè)市場情況；
2.具備良好的客戶服務(wù)意識(shí)和問題解決能力，了解市場和客戶需求；
3.具備良好的團(tuán)隊(duì)協(xié)作精神，能夠積極主動(dòng)地完成工作任務(wù)；
4.具備責(zé)任感和敬業(yè)精神，具有良好的抗壓能力，善于挑戰(zhàn)；
5.具有良好的溝通能力及交際技巧，反應(yīng)敏捷，表達(dá)能力強(qiáng)，具有親和力。
2024-05-17 15:30:20
部門: 公共事務(wù)部
學(xué)歷要求: 本科及以上
工作地點(diǎn): 北京
主要崗位職責(zé):
1.協(xié)助總經(jīng)理或總工進(jìn)行日常技術(shù)管理工作，包括但不限于項(xiàng)目管理、項(xiàng)目進(jìn)度跟蹤和質(zhì)量控制等；
2.協(xié)助管理技術(shù)資源，負(fù)責(zé)公司內(nèi)部技術(shù)資料的整理、歸檔和更新，確保資料的準(zhǔn)確性和可追溯性；
3.參與項(xiàng)目申報(bào)工作，包括項(xiàng)目方案的評(píng)估與篩選，撰寫項(xiàng)目申請(qǐng)書、準(zhǔn)備申報(bào)材料、跟蹤申報(bào)進(jìn)度等；
4.組織并參與技術(shù)團(tuán)隊(duì)的項(xiàng)目培訓(xùn)，組織并參與項(xiàng)目會(huì)議，記錄會(huì)議紀(jì)要，并監(jiān)督會(huì)議決策的執(zhí)行情況；
5.與研發(fā)團(tuán)隊(duì)、市場銷售部門和客戶保持密切合作和良好溝通，確保項(xiàng)目需求的準(zhǔn)確理解和有效傳達(dá)；
6.負(fù)責(zé)公司內(nèi)部的合同資料管理；
7.完成部門領(lǐng)導(dǎo)交辦的其他技術(shù)管理和項(xiàng)目相關(guān)工作。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：電子工程、微電子學(xué)、計(jì)算機(jī)科學(xué)等相關(guān)專業(yè)；
3.經(jīng)驗(yàn)要求：1-3年以上技術(shù)管理工作經(jīng)驗(yàn)，有項(xiàng)目管理或技術(shù)文檔編寫經(jīng)驗(yàn)者優(yōu)先；
4.背景要求：
①專業(yè)能力：能在適度的監(jiān)督下按照建議的程序操作執(zhí)行；與工作相關(guān)的同事及外部人員有效協(xié)作；
②通用能力：初步具備所在崗位的基本框架知識(shí)，需要接受上級(jí)指導(dǎo)，與同事一起協(xié)作完成工作任務(wù)，并保持一貫的學(xué)習(xí)習(xí)慣；
③組織影響力：具備總結(jié)歸納能力，能在團(tuán)隊(duì)內(nèi)做小規(guī)模工作經(jīng)驗(yàn)的分享。
技能要求:
1.具備良好的溝通能力和團(tuán)隊(duì)合作精神，能夠與不同部門和層級(jí)的人員有效溝通；
2.具備較強(qiáng)的組織協(xié)調(diào)能力和時(shí)間管理能力，能夠處理多線任務(wù)并確保項(xiàng)目按時(shí)完成；
3.熟練使用辦公軟件，如Microsoft Office、PDF、思維導(dǎo)圖等，具備基本的數(shù)據(jù)分析能力；
4.具備較強(qiáng)的問題解決能力和邏輯思維能力，能夠快速應(yīng)對(duì)復(fù)雜情況
5.具備良好的中英文書面和口頭表達(dá)能力，能夠撰寫技術(shù)文檔和項(xiàng)目報(bào)告。
2024-05-17 14:59:38
部門: 產(chǎn)品工程部
學(xué)歷要求: 本科及以上
工作地點(diǎn): 北京
主要崗位職責(zé):
1.負(fù)責(zé)根據(jù)芯片產(chǎn)品手冊(cè)制定相應(yīng)的Test Plan；
2.負(fù)責(zé)Loadboard、ProbeCard等測試硬件設(shè)計(jì)和制作；
3.負(fù)責(zé)測試Pattern的轉(zhuǎn)換，CP和FT測試程序開發(fā)和調(diào)試；
4.負(fù)責(zé)產(chǎn)品的NPI導(dǎo)入、測試程序優(yōu)化和良率提升，解決芯片量產(chǎn)中遇到的問題；
5.配合完成芯片可靠性實(shí)驗(yàn)的相關(guān)工作。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：微電子、自動(dòng)化等工科相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗(yàn)要求：1年以上芯片測試程序開發(fā)和量產(chǎn)工作經(jīng)驗(yàn)；有半導(dǎo)體行業(yè)或科研類公司工作經(jīng)驗(yàn)者優(yōu)先；
4.背景要求：
①專業(yè)能力：能夠從事具體的設(shè)計(jì)、工藝改進(jìn)及其他技術(shù)輔助性工作；能夠完成具體的單項(xiàng)功能開發(fā)；
②通用能力：需要上級(jí)或同事對(duì)負(fù)責(zé)的任務(wù)和完成的產(chǎn)出進(jìn)行清晰的定義和溝通，并隨時(shí)提供支持以達(dá)到目標(biāo)要求；能配合完成常規(guī)工作任務(wù)及稍復(fù)雜工作任務(wù)；
③組織影響力：具備一定總結(jié)歸納能力。
技能要求:
1.具有一種測試平臺(tái)的測試程序開發(fā)能力；（V93K、J750、UltraFlex、Chroma等）；
2.了解PCB設(shè)計(jì)流程，PCB信號(hào)完整性和電源完整性知識(shí)；
3.具備良好的溝通和協(xié)調(diào)能力，能夠與不同部門和團(tuán)隊(duì)有效合作，處理復(fù)雜事務(wù)；
4.具有良好的溝通能力、分析問題能力；
5.掌握Python或者Perl腳本語言優(yōu)先考慮。
2024-05-17 15:07:10
部門: 應(yīng)用系統(tǒng)部
學(xué)歷要求: 本科及以上
工作地點(diǎn): 北京/西安/珠海
主要崗位職責(zé):
1.負(fù)責(zé)公司FPGA方案的研發(fā)；
2.負(fù)責(zé)公司FPGA相關(guān)demo板的設(shè)計(jì)和調(diào)試；
3.負(fù)責(zé)需求FPGA實(shí)現(xiàn)以及客戶需求功能定制開發(fā)；
4.配合銷售人員，為客戶提供項(xiàng)目、方案的技術(shù)講解、產(chǎn)品演示；
5.幫助或者為客戶產(chǎn)品開發(fā)、設(shè)計(jì)、調(diào)試等；
6.向技術(shù)部門提供合理化建議，為整體產(chǎn)品的策劃與銷售政策的制定提供有力的決策支持。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：微電子、電子信息、通信工程等電子類相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗(yàn)要求：碩士3年以上或本科5年以上FPGA相關(guān)研發(fā)經(jīng)驗(yàn)；
4.背景要求：
①專業(yè)能力：能夠負(fù)責(zé)小項(xiàng)目或具體產(chǎn)品的組織開發(fā)、工藝改進(jìn)工作,工作零誤差；
②通用能力：在組織內(nèi)獨(dú)立組織負(fù)責(zé)小型項(xiàng)目,對(duì)問題有獨(dú)立判斷，對(duì)于問題的識(shí)別、優(yōu)先級(jí)分配有初步見解,能夠?qū)で筚Y源解決問題，表現(xiàn)出一定解決復(fù)雜問題的能力;能夠?qū)θ?jí)部門的目標(biāo)和價(jià)值產(chǎn)出有顯著貢獻(xiàn)；
③組織影響力：在組內(nèi)或團(tuán)隊(duì)內(nèi)具備一定的專業(yè)影響力；識(shí)別并指導(dǎo)初級(jí)/中級(jí)工程師的工作；進(jìn)行團(tuán)隊(duì)內(nèi)工作經(jīng)驗(yàn)分享。
技能要求:
1.熟悉Xilinx或Altera器件，能夠熟練使用相關(guān)軟件進(jìn)行設(shè)計(jì)和調(diào)試；
2.具有豐富的電路板設(shè)計(jì)和調(diào)試經(jīng)驗(yàn)，尤其是DDR3、DDR4和高速傳輸協(xié)議；
3.具有DDR3、DDR4和Serdes的RTL設(shè)計(jì)經(jīng)驗(yàn)，能夠獨(dú)立完成相關(guān)的設(shè)計(jì)和驗(yàn)證工作；
4.熟悉硬件電路設(shè)計(jì)和硬件調(diào)試；
5.性格開朗，具備良好的溝通能力、表達(dá)能力、協(xié)作能力和客戶服務(wù)的意識(shí)。
2024-05-17 15:12:22
部門: 應(yīng)用系統(tǒng)部
學(xué)歷要求: 碩士
工作地點(diǎn): 北京/西安
主要崗位職責(zé):
1.負(fù)責(zé)公司FPGA方案的研發(fā)；
2.負(fù)責(zé)公司FPGA相關(guān)demo板的設(shè)計(jì)和調(diào)試；
3.負(fù)責(zé)需求FPGA實(shí)現(xiàn)以及客戶需求功能定制開發(fā)；
4.配合銷售人員，為客戶提供項(xiàng)目、方案的技術(shù)講解、產(chǎn)品演示；
5.幫助或者為客戶產(chǎn)品開發(fā)、設(shè)計(jì)、調(diào)試等；
6.向技術(shù)部門提供合理化建議，為整體產(chǎn)品的策劃與銷售政策的制定提供有力的決策支持。
基本條件:
1.學(xué)歷：碩士及以上；
2.專業(yè)：微電子、電子信息、通信工程等電子類相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗(yàn)要求：碩士3年以上FPGA相關(guān)研發(fā)經(jīng)驗(yàn)；
4.背景要求：
①專業(yè)能力：能夠負(fù)責(zé)小項(xiàng)目或具體產(chǎn)品的組織開發(fā)、工藝改進(jìn)工作,工作零誤差；
②通用能力：在組織內(nèi)獨(dú)立組織負(fù)責(zé)小型項(xiàng)目,對(duì)問題有獨(dú)立判斷，對(duì)于問題的識(shí)別、優(yōu)先級(jí)分配有初步見解,能夠?qū)で筚Y源解決問題，表現(xiàn)出一定解決復(fù)雜問題的能力;能夠?qū)θ?jí)部門的目標(biāo)和價(jià)值產(chǎn)出有顯著貢獻(xiàn)；
③組織影響力：在組內(nèi)或團(tuán)隊(duì)內(nèi)具備一定的專業(yè)影響力；識(shí)別并指導(dǎo)初級(jí)/中級(jí)工程師的工作；進(jìn)行團(tuán)隊(duì)內(nèi)工作經(jīng)驗(yàn)分享。
技能要求:
1.熟悉Xilinx或Altera器件，能夠熟練使用相關(guān)軟件進(jìn)行設(shè)計(jì)和調(diào)試；
2.具有豐富的軟件無線電、雷達(dá)等數(shù)字信號(hào)處理領(lǐng)域工作經(jīng)驗(yàn)；
3.熟悉Zynq或者SoC FPGA；
4.性格開朗，具備良好的溝通能力、表達(dá)能力、協(xié)作能力和客戶服務(wù)的意識(shí)。
2024-05-17 15:25:23
部門: 市場部
學(xué)歷要求: 本科或以上
工作地點(diǎn): 北京
主要崗位職責(zé):
1.掌握FPGA/ARM/dsp/zynq等內(nèi)容，與產(chǎn)品經(jīng)理、研發(fā)工程師緊密合作，根據(jù)產(chǎn)品需求和技術(shù)設(shè)計(jì)組織文檔內(nèi)容的編寫，包括但不限于產(chǎn)品用戶文檔、技術(shù)文檔、在線幫助及其他類型文檔，并組織文檔的審校，負(fù)責(zé)版本的更新及發(fā)布。
2.整合優(yōu)化已歸檔的資料，協(xié)同市場部門規(guī)劃和編寫文案、教程、實(shí)踐、圖解、多媒體等形式的內(nèi)容體系，為市場宣傳提供完整支撐。
3.負(fù)責(zé)公司項(xiàng)目的專利事務(wù)，包括專利撰寫、專利流程管理、檔案管理等。
4.關(guān)注微電子行業(yè)熱點(diǎn)信息，通過公司整體業(yè)務(wù)需要和研發(fā)進(jìn)度定期優(yōu)化的熱點(diǎn)數(shù)據(jù)洞察，能夠迅速做出反應(yīng)，完成相關(guān)文字內(nèi)容的創(chuàng)新與結(jié)合。
5.完成上級(jí)交辦的其他任務(wù)。
基本條件:
1.電子學(xué)、微電子學(xué)、自動(dòng)化、通信相關(guān)專業(yè)本科及以上學(xué)歷，非相關(guān)專業(yè)勿擾；
2.具有數(shù)字電路基礎(chǔ)知識(shí)，了解FPGA的使用和基礎(chǔ)知識(shí)；良好的電子電路分析能力；對(duì)具有航天、航空工作經(jīng)驗(yàn)的優(yōu)先考慮。
3.了解專利法，具備專利檢索能力，精通英語，能正確理解國內(nèi)外文獻(xiàn)內(nèi)容，熟悉專利申請(qǐng)流程以及具有撰寫專利申請(qǐng)稿的能力。
4.具備優(yōu)秀的語言理解能力、信息架構(gòu)能力及文檔寫作能力，熟悉技術(shù)文檔風(fēng)格。
5.了解Vivado、Quartus的使用流程；
6.具有團(tuán)隊(duì)精神，責(zé)任感，積極主動(dòng)，溝通能力強(qiáng)。
2022-08-26 14:59:53
部門: 投融資部
學(xué)歷要求: 本科及以上
工作地點(diǎn): 北京
主要崗位職責(zé):
1.負(fù)責(zé)制定公司的投融資戰(zhàn)略，結(jié)合公司發(fā)展需求和市場情況，規(guī)劃并實(shí)施適合的融資方案；
2.負(fù)責(zé)融資項(xiàng)目的全程管理，包括項(xiàng)目策劃、資金募集、談判協(xié)議、盡職調(diào)查、合同簽署等，確保融資項(xiàng)目的順利進(jìn)行和達(dá)成目標(biāo)；
3.跟蹤和分析資本市場的動(dòng)態(tài)和趨勢，參與公司的市場推廣活動(dòng)，與潛在投資者進(jìn)行溝通和對(duì)接，提高公司的知名度和投資吸引力；
4.協(xié)助管理公司的投資組合，包括現(xiàn)有投資項(xiàng)目的監(jiān)督和績效評(píng)估，提出優(yōu)化方案；
5.評(píng)估并篩選潛在的投資機(jī)會(huì)，進(jìn)行盡職調(diào)查和風(fēng)險(xiǎn)分析，為公司的投資決策提供建議和意見；
6.與金融機(jī)構(gòu)、投資機(jī)構(gòu)、股東等相關(guān)方保持良好的合作關(guān)系，建立和維護(hù)長期穩(wěn)定的融資渠道。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：金融、經(jīng)濟(jì)、投資管理等相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗(yàn)要求：10年以上投融資管理工作經(jīng)驗(yàn)；有半導(dǎo)體行業(yè)或科研類公司投融資工作經(jīng)驗(yàn)者優(yōu)先；
4.背景要求：
①專業(yè)能力：具備穩(wěn)定可靠的創(chuàng)造性執(zhí)行能力，獨(dú)立工作，只在最復(fù)雜的情況下接受指導(dǎo)；具有職能內(nèi)跨模塊的視角，能夠主導(dǎo)與外部人員的復(fù)雜合作；
②通用能力：精通多個(gè)模塊的專業(yè)理論，能夠牽頭負(fù)責(zé)完成部門級(jí)項(xiàng)目；
③組織影響力：在團(tuán)隊(duì)內(nèi)具備一定的專業(yè)影響力；能夠識(shí)別并指導(dǎo)專員/資深專員的工作；能夠沉淀方法論并推廣應(yīng)用。
技能要求:
1.具備豐富的投融資經(jīng)驗(yàn)，熟悉股權(quán)融資、債券融資、并購重組等各類融資方式和工具；
2.熟悉資本市場的運(yùn)作和法規(guī)，了解投資行業(yè)的趨勢和發(fā)展；
3.具備出色的項(xiàng)目管理能力，能夠有效地組織和管理復(fù)雜的融資項(xiàng)目；
4.具備較強(qiáng)的分析和決策能力，能夠獨(dú)立評(píng)估投資機(jī)會(huì)和風(fēng)險(xiǎn)，并提出建議和方案；
5.熟練運(yùn)用金融分析和投資軟件工具，具備良好的數(shù)據(jù)分析和報(bào)告撰寫能力；
6.具備良好的溝通和協(xié)調(diào)能力，能夠與各類利益相關(guān)方進(jìn)行有效的合作和溝通。
2024-05-17 15:34:46
部門: EDA軟件開發(fā)部
學(xué)歷要求: 本科及以上
工作地點(diǎn): 北京
主要崗位職責(zé):
1.開發(fā)和優(yōu)化EDA軟件的各類算法模塊，實(shí)現(xiàn)網(wǎng)表優(yōu)化、綜合算法、布局布線算法和Verilog/ VHDL網(wǎng)表解析器開發(fā)；
2.開發(fā)和維護(hù)EDA軟件中的圖形模塊，包括繪圖、布局布線、GUI設(shè)計(jì)、以及相關(guān)仿真工具包等功能；
3.參與電路的編程及調(diào)試軟件的設(shè)計(jì)與開發(fā)；
4.提供技術(shù)支持和培訓(xùn)，撰寫相關(guān)設(shè)計(jì)輸出文檔；
5.完成上級(jí)領(lǐng)導(dǎo)安排的其他事項(xiàng)。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：計(jì)算機(jī)、軟件工程相關(guān)專業(yè)，電子科學(xué)與技術(shù)、微電子學(xué)相關(guān)專業(yè)；
3.經(jīng)驗(yàn)要求：至少5年以上EDA軟件開發(fā)工作經(jīng)驗(yàn)；具有帶隊(duì)工作經(jīng)驗(yàn)；
4.背景要求：
①專業(yè)能力：能夠負(fù)責(zé)小項(xiàng)目或具體產(chǎn)品和模塊的組織開發(fā)、技術(shù)改進(jìn)工作,工作零誤差；
②通用能力：在組織內(nèi)獨(dú)立組織負(fù)責(zé)小型項(xiàng)目,對(duì)問題有獨(dú)立判斷，對(duì)于問題的識(shí)別、優(yōu)先級(jí)分配有初步見解,能夠?qū)で筚Y源解決問題，表現(xiàn)出一定解決復(fù)雜問題的能力;能夠?qū)M內(nèi)的目標(biāo)和價(jià)值產(chǎn)出有顯著貢獻(xiàn)；
③組織影響力：在組內(nèi)或團(tuán)隊(duì)內(nèi)具備一定的專業(yè)影響力；識(shí)別并指導(dǎo)初級(jí)/中級(jí)工程師的工作；進(jìn)行團(tuán)隊(duì)內(nèi)工作經(jīng)驗(yàn)分享。
技能要求:
1.熟練掌握C++或其他相關(guān)編程語言，具備良好的編程能力和代碼優(yōu)化能力；
2.熟悉FPGA的EDA軟件工具，了解其架構(gòu)、功能和工作流程；
3.在EDA軟件的各項(xiàng)模塊開發(fā)方面擁有一定的工作經(jīng)驗(yàn)，熟悉綜合、布局和布線等相關(guān)算法和技術(shù)；
4.具備一定的電子設(shè)計(jì)和電路知識(shí)，了解常見的電路元件、設(shè)計(jì)流程和標(biāo)準(zhǔn)；
5.能夠熟練閱讀英文文獻(xiàn)，能夠根據(jù)具體需求場景提煉算法并寫出程序；
6.對(duì)軟件開發(fā)持有創(chuàng)新思維，能夠提出改進(jìn)和優(yōu)化的建議。
2022-08-26 13:16:55
部門: 芯片開發(fā)部
組別: 定制后端組
學(xué)歷要求: 本科或以上
工作地點(diǎn): 北京/珠海/西安
主要崗位職責(zé):
1.負(fù)責(zé)全定制電路版圖的設(shè)計(jì)實(shí)現(xiàn)；
2.完成芯片設(shè)計(jì)，驗(yàn)證相關(guān)文檔；
3.為內(nèi)外部客戶提供芯片相關(guān)技術(shù)支持。
基本條件:
1.微電子學(xué)或相近專業(yè)本科及以上學(xué)歷；
2.具備集成電路工藝和版圖基礎(chǔ)知識(shí)，良好的半導(dǎo)體物理、半導(dǎo)體器件知識(shí)儲(chǔ)備；
3.了解后端設(shè)計(jì)EDA工具、方法和流程；
4.熟悉linux/windows/office等軟件的使用；
5.具有良好的溝通、學(xué)習(xí)能力；
6.具有1年以上相關(guān)工作經(jīng)驗(yàn)。
2022-08-26 13:22:06
部門: 芯片開發(fā)部
組別: SOC設(shè)計(jì)組
學(xué)歷要求: 碩士
工作地點(diǎn): 北京/珠海/西安
主要崗位職責(zé):
1.參與芯片設(shè)計(jì)項(xiàng)目中數(shù)字電路的設(shè)計(jì)開發(fā)，實(shí)現(xiàn)芯片產(chǎn)品對(duì)數(shù)字電路的功能、性能要求；
2.進(jìn)行RTL設(shè)計(jì)，并編寫芯片設(shè)計(jì)，驗(yàn)證相關(guān)文檔；
3.為內(nèi)外部客戶提供芯片相關(guān)技術(shù)支持。
基本條件:
1.電子學(xué)、微電子學(xué)或相關(guān)專業(yè)碩士及以上學(xué)歷；
2.具有數(shù)字電路基礎(chǔ)知識(shí)，了解半導(dǎo)體物理、半導(dǎo)體器件知識(shí)；良好的電子電路分析能力；
3.熟悉數(shù)字前端設(shè)計(jì)EDA工具、方法和流程，會(huì)使用verilog/shell/SystemVerilog/perl等語言，具有FPGA相關(guān)設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
4.熟悉ARM或RSIC-V等CPU體系架構(gòu)，熟悉常用外設(shè)接口UART、SPI、I2C、USB等外設(shè)優(yōu)先；
5.熟悉常用存儲(chǔ)器NORFlash，NANDFlash，DRAM等優(yōu)先；
6.具有團(tuán)隊(duì)精神，責(zé)任感，積極主動(dòng)，溝通能力強(qiáng)。
2022-08-26 13:27:44
部門: 芯片開發(fā)部
組別: eFPGA設(shè)計(jì)組
學(xué)歷要求: 碩士
工作地點(diǎn): 北京/珠海/西安
主要崗位職責(zé):
1.負(fù)責(zé)芯片設(shè)計(jì)項(xiàng)目中全定制電路的設(shè)計(jì)，實(shí)現(xiàn)芯片的功能、性能和可靠性要求；
2.完成芯片設(shè)計(jì)驗(yàn)證相關(guān)文檔；
3.為內(nèi)外部客戶提供芯片相關(guān)技術(shù)支持。
基本條件:
1.微電子學(xué)，半導(dǎo)體或相關(guān)專業(yè)碩士及以上學(xué)歷;
2.具有FPGA芯片或者SRAM，DRAM，F(xiàn)lash等memory電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
3.熟悉定制電路IP的設(shè)計(jì)、驗(yàn)證和交付流程；
4.熟練使用hspice/finesim/xa/xa-vcs/等EDA工具以及virtuoso等cadence集成電路設(shè)計(jì)環(huán)境；
5.熟悉shell、perl和python等腳本語言；
6.熟練使用電路仿真軟件建立正確的仿真測試平臺(tái)并正確分析電路仿真結(jié)果；
7.具有多次成功流片的經(jīng)驗(yàn)；
8.良好的團(tuán)隊(duì)合作精神，工作敬業(yè)負(fù)責(zé);
2022-08-26 14:18:30
部門: 模擬設(shè)計(jì)組
組別: 芯片開發(fā)組
學(xué)歷要求: 本科及以上
工作地點(diǎn): 北京//西安
主要崗位職責(zé):
1.負(fù)責(zé)芯片設(shè)計(jì)項(xiàng)目中模擬前端線路設(shè)計(jì)、總體線路設(shè)計(jì)開發(fā)和驗(yàn)證工作，實(shí)現(xiàn)芯片的功能、性能要求；
2.深刻理解復(fù)雜功能模塊的工作原理、熟悉各種結(jié)構(gòu)的濾波器，有一定的代碼和系統(tǒng)建模能力；
3.熟悉模塊開發(fā)流程，可以獨(dú)立完成每一個(gè)環(huán)節(jié)，比如電路實(shí)現(xiàn)方案，電路設(shè)計(jì)，仿真驗(yàn)證，指導(dǎo)后端處理關(guān)鍵信號(hào)及數(shù)模接口信號(hào)；
4.掌握常用測試儀器的使用方法，完成芯片設(shè)計(jì)驗(yàn)證相關(guān)文檔；
5.具有制定新方案、開發(fā)新流程的能力，為內(nèi)外部客戶提供芯片相關(guān)技術(shù)支持；
6.完成上級(jí)領(lǐng)導(dǎo)安排的其他事項(xiàng)。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：電子學(xué)、微電子學(xué)等相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗(yàn)要求：至少5年以上模擬電路設(shè)計(jì)工作經(jīng)驗(yàn)；具有帶隊(duì)工作經(jīng)驗(yàn)；
4.背景要求：
①專業(yè)能力：能夠負(fù)責(zé)小項(xiàng)目或具體產(chǎn)品的組織開發(fā)、工藝改進(jìn)工作,工作零誤差；
②通用能力：在組織內(nèi)獨(dú)立組織負(fù)責(zé)小型項(xiàng)目,對(duì)問題有獨(dú)立判斷，對(duì)于問題的識(shí)別、優(yōu)先級(jí)分配有初步見解,能夠?qū)で筚Y源解決問題，表現(xiàn)出一定解決復(fù)雜問題的能力;能夠?qū)θ?jí)部門的目標(biāo)和價(jià)值產(chǎn)出有顯著貢獻(xiàn)；
③組織影響力：在組內(nèi)或團(tuán)隊(duì)內(nèi)具備一定的專業(yè)影響力；識(shí)別并指導(dǎo)初級(jí)/中級(jí)工程師的工作；進(jìn)行團(tuán)隊(duì)內(nèi)工作經(jīng)驗(yàn)分享。
技能要求:
1.熟悉virtuoso、office、hspice、finesim、xa、matlab、xa-vcs、ams、ads/hfss/emx、vivado/ise等EDA軟件；
2.有一定腳本能力如python、skill、perl、veriloga等；
3.熟悉各種結(jié)構(gòu)的放大器、ldo、bandgap、偏置電流源、恒定跨導(dǎo)/擺幅電流源、插值器、混頻器、模擬/數(shù)據(jù)濾波器；
4.在多領(lǐng)域（如pll、dll、serdes、dc-dc、adc、rf、ddr）有深厚的基礎(chǔ)，有較強(qiáng)的獨(dú)立交付能力并能幫助團(tuán)隊(duì)解決棘手問題，具有較強(qiáng)的抗壓能力；
5.熟悉后端、數(shù)字開發(fā)流程，具備版圖中的關(guān)鍵信號(hào)及數(shù)模接口信號(hào)處理能力；
6.具有團(tuán)隊(duì)構(gòu)建和領(lǐng)導(dǎo)能力。
2022-08-26 13:34:04
部門: 芯片開發(fā)部
組別: ASIC后端組
學(xué)歷要求: 本科或以上
工作地點(diǎn): 北京/珠海/西安
主要崗位職責(zé):
1. 負(fù)責(zé)頂層布局，pin-assign，feed-thru insertion的相關(guān)工作；
2. 負(fù)責(zé)指導(dǎo)或完成模塊級(jí)的后端全流程工作。From RTL to GDS；
3. 負(fù)責(zé)相關(guān)signoff check, 比如timing signoff, pv signoff；
4. 負(fù)責(zé)規(guī)劃并實(shí)現(xiàn)全局時(shí)鐘網(wǎng)絡(luò)；
5. 負(fù)責(zé)的power ground的規(guī)劃，并完成EMIR相關(guān)的檢查；
6. 負(fù)責(zé)SOC的PAD規(guī)劃，并協(xié)助封裝和板級(jí)工程師完成SI/PI的分析工作中
7. 協(xié)助前端和DFT工程師的相關(guān)工作，并參與SDC的檢查和優(yōu)化
基本條件:
1、了解數(shù)字IC設(shè)計(jì)全部流程，有大型芯片頂層物理設(shè)計(jì)/時(shí)許收斂/物理驗(yàn)證等投片經(jīng)驗(yàn)；
2、熟悉數(shù)字電路基礎(chǔ)，熟悉時(shí)序檢查和時(shí)序約束
3、熟悉功耗分析和供電可靠性分析，對(duì)版圖結(jié)構(gòu)和物理設(shè)計(jì)規(guī)則有一定的認(rèn)知能力；
4. 熟悉全局時(shí)鐘樹設(shè)計(jì)及檢查流程
5、熟悉一種以上的腳本語言，如python、perl，tcl 等；
6、熟練運(yùn)用數(shù)字后端的主流EDA工具
2023-05-23 17:20:34
部門: 芯片開發(fā)部
組別: 芯片開發(fā)組
學(xué)歷要求: 碩士
工作地點(diǎn): 北京/珠海/西安
主要崗位職責(zé):
1.負(fù)責(zé)芯片頂層或IP集成驗(yàn)證；
2.與設(shè)計(jì)人員共同制定驗(yàn)證規(guī)格和測試計(jì)劃，并搭建基于UVM的驗(yàn)證平臺(tái)；
3.執(zhí)行驗(yàn)證計(jì)劃，編寫測試用例，開展遞歸測試，完成問題的調(diào)試和修復(fù)；
4.負(fù)責(zé)覆蓋率收斂，并設(shè)計(jì)和編寫測試用例完成signoff前的cross-check ；
5.開展門級(jí)功能和時(shí)序仿真 ；
6.為芯片的bringup提供支持。
基本條件:
1.微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè)，碩士及以上學(xué)歷；
2.熟悉IC驗(yàn)證流程，具備豐富的IP/SOC驗(yàn)證以及成功流片的經(jīng)驗(yàn)；
3.熟悉SystemVerilog和UVM驗(yàn)證方法學(xué)；
4.熟悉AXI/APB/AHB等總線協(xié)議；
5.熟悉時(shí)鐘、復(fù)位以及低功耗驗(yàn)證；
6.熟悉門級(jí)仿真；
7.能夠識(shí)別項(xiàng)目風(fēng)險(xiǎn)點(diǎn)，具備團(tuán)隊(duì)協(xié)作精神，思路清晰，愛鉆研，具備抗壓能力。
2022-08-26 14:22:24
部門: 芯片開發(fā)部
組別: ASIC后端組
學(xué)歷要求: 本科或以上
工作地點(diǎn): 北京/珠海/西安
主要崗位職責(zé):
1、負(fù)責(zé)中大規(guī)模芯片頂層或者模塊的綜合，STA，F(xiàn)V，timing fix 等工作
2、編寫時(shí)序約束，并對(duì)SDC的質(zhì)量負(fù)責(zé)
3、與前后端協(xié)作完成綜合優(yōu)化與時(shí)序 sign-off；
基本條件:
1、具有SOC芯片綜合經(jīng)驗(yàn)
2、熟悉時(shí)序約束的編寫和檢查, 以及大規(guī)模 SOC 靜態(tài)時(shí)序分析流程與 signoff。
3、熟練使用 Synopsys DC/formality/ PT 等時(shí)序分析工具和流程。
4、熟悉 tcl，能夠使用 perl/python 提高工作效率
5、有高速 CPU/DDR/PCIE 等相關(guān)時(shí)序收斂經(jīng)驗(yàn)者優(yōu)先；
2023-05-23 17:26:00
部門: 芯片開發(fā)部
組別: ASIC后端組
學(xué)歷要求: 本科或以上
工作地點(diǎn): 北京/珠海/西安
主要崗位職責(zé):
1、負(fù)責(zé)SOC項(xiàng)目DFT spec的定義
2、負(fù)責(zé)SOC項(xiàng)目DFT架構(gòu)設(shè)計(jì)和實(shí)現(xiàn)
3、負(fù)責(zé)提供DFT相關(guān)SDC，協(xié)助后端工程師進(jìn)行DFT相關(guān)時(shí)序收斂
4、負(fù)責(zé)芯片 SOC 和模塊的 DFT 流程，包括 SCAN(stuck-at, at speed)，BSD, JTAG,LBIST 等
5、與前后端協(xié)作完成綜合優(yōu)化與時(shí)序 sign-off；
6、參與芯片bring-up調(diào)試，及芯片的良率提升以及故障分析
基本條件:
1、具有SOC芯片DFT 經(jīng)驗(yàn)
2、熟悉DFT流程及相關(guān)工具
3、熟悉 tcl，能夠使用 perl/python 提高工作效率
4、理解芯片的生產(chǎn)流程，封裝和量產(chǎn)流程
5、熟悉綜合/STA者優(yōu)先
2023-05-23 17:23:02
部門: 芯片研發(fā)部
組別: eFPGA設(shè)計(jì)組
學(xué)歷要求: 本科或以上
工作地點(diǎn): 北京
主要崗位職責(zé):
1、協(xié)助定制電路及版圖工程師進(jìn)行效率提升，協(xié)助IT工程師進(jìn)行資源優(yōu)化。
2、完成部分定制電路的設(shè)計(jì)工作包括，EDA的自動(dòng)化，
設(shè)計(jì)與驗(yàn)證流程自動(dòng)化及優(yōu)化。
設(shè)計(jì)數(shù)據(jù)管理自動(dòng)化
數(shù)據(jù)整理及分析腳本化
簡單圖形界面編寫等
基本條件:
1、熟悉linux系統(tǒng)，SVN管理，服務(wù)器資源池系統(tǒng)BJOB；
2、熟練應(yīng)用一種以上的腳本語言，如perl，python，shell，tcl等
3、熟練應(yīng)用makefile
4、熟悉skill語言是加分項(xiàng)
5、熟悉C/C++，Java等編程語言是加分項(xiàng)
6、了解定制電路設(shè)計(jì)流程，并有IC領(lǐng)域經(jīng)驗(yàn)的優(yōu)先
2022-08-26 15:04:02
部門: 市場部
組別: 應(yīng)用系統(tǒng)部
學(xué)歷要求: 本科或以上
工作地點(diǎn): 北京/珠海/西安
主要崗位職責(zé):
1、負(fù)責(zé)FPGA時(shí)序分析和優(yōu)化；
2、負(fù)責(zé)FPGA系統(tǒng)方案開發(fā)設(shè)計(jì)及新產(chǎn)品工程化，產(chǎn)品技術(shù)文檔撰寫；
3、負(fù)責(zé)關(guān)鍵技術(shù)領(lǐng)域的技術(shù)建設(shè)和問題定位分析；
4、負(fù)責(zé)版本發(fā)布的驗(yàn)證以及客戶工程的軟件等問題定位分析。
基本條件:
1、本科及以上學(xué)歷，通信、計(jì)算機(jī)、自動(dòng)化、電子等相關(guān)專業(yè)；
2、具有Altera/Xilinx任意一款系列FPGA芯片開發(fā)經(jīng)驗(yàn)，熟悉Quartus II/ISE/Vivado/Modelsim等EDA軟件，熟練掌握Verilog語言；
3、熟悉Perl、TCL等腳本語言；
4、做事嚴(yán)謹(jǐn)。細(xì)心，具有良好的問題分析和學(xué)習(xí)創(chuàng)新能力，良好的團(tuán)隊(duì)精神。
2023-05-25 16:03:34
HR聯(lián)系方式
